Компания Micron представила свои финансовые результаты за четвертый квартал и весь 2025 финансовый год, которые превзошли ожидания аналитиков. Но куда более важной новостью стало заявление генерального директора Санджая Мехротры о следующем поколении высокоскоростной памяти — HBM4. Micron обещает выпустить эту память уже в следующем году с характеристиками, значительно превосходящими базовый отраслевой стандарт.
Мехротра подтвердил, что 12-слойная память HBM4 от Micron готова к внедрению в клиентские платформы. При этом компания значительно опережает стандартные требования. Базовая спецификация JEDEC для HBM4 предполагает пропускную способность 2 ТБ/с при скорости передачи данных 8 Гбит/с на контакт. Micron же удалось добиться впечатляющих 11 Гбит/с, что обеспечивает пропускную способность более 2.8 ТБ/с. Это примерно на 40% быстрее, чем предписывает стандарт.
Причина такого технологического скачка проста: клиенты, в первую очередь NVIDIA, требуют от производителей памяти более производительных решений, чтобы успевать за экспоненциальным ростом вычислительной мощности своих ИИ-ускорителей. Чтобы удовлетворить эти запросы, Micron вынуждена выйти за рамки стандартов JEDEC.
«Мы считаем, что HBM4 от Micron превосходит все конкурирующие продукты, обеспечивая лучшую в отрасли производительность и первоклассную энергоэффективность», — заявил Мехротра. Он подчеркнул, что ключевыми факторами успеха стали проверенная архитектура 1-gamma DRAM, инновационный дизайн HBM4 и собственный передовой базовый логический кристалл (CMOS base die).
Кроме того, CEO Micron подтвердил, что в будущей памяти HBM4E компания предложит не только стандартные продукты, но и возможность кастомизации базового логического кристалла. Это крайне важный момент, поскольку впервые крупные заказчики, такие как NVIDIA и AMD, будут использовать специализированную память HBM. Базовый кристалл в стеке HBM может содержать дополнительную логику или ускорители, настроенные под конкретные нужды. Это позволит разработчикам ИИ-ускорителей, вероятно, создать специализированные логические чипы для более эффективной маршрутизации пакетов данных, что снизит задержки и обеспечит дополнительный прирост производительности.