JEDEC, ведущая мировая ассоциация по разработке стандартов в микроэлектронике, объявила о завершении разработки нового стандарта Standard Package High Bandwidth Memory (SPHBM4). Эти модули памяти схожи с HBM4, широко используемыми в ускорителях для искусственного интеллекта, но теперь DRAM-ячейки интегрируются на органическую подложку вместо традиционной кремниевой. SPHBM4 сохраняет ту же суммарную пропускную способность, что и HBM4, но требует меньшего числа контактов благодаря использованию более высокой частоты и 4:1 сериализации сигналов. Если интерфейс HBM4 использует 2048 линий данных, SPHBM4 задействует всего 512 линий, что облегчает монтаж на органических подложках и обеспечивает более длинные каналы связи между SoC и памятью.
Поскольку SPHBM4 использует те же ядра памяти, что и HBM4, максимальная ёмкость стека остаётся идентичной, а возможность увеличенной длины каналов позволяет подключать больше стеков и повышать общую ёмкость памяти в системе. JEDEC планирует опубликовать полный стандарт в ближайшее время, а компании-члены ассоциации могут получить доступ к предварительным предложениям и активным проектам, включая SPHBM4. Как отметил Мян Куддус, председатель совета директоров JEDEC, участники ассоциации активно формируют стандарты следующего поколения, которые будут определять инфраструктуру и производительность будущих ИИ-центров обработки данных.