Инсайдер @jaykihn0, известный достоверными утечками по стану Intel, поделился новыми подробностями о графической подсистеме грядущих процессоров Nova Lake-S и Nova Lake-H, и если эта информация подтвердится, нас ждет самый значительный скачок в производительности встроенной графики со времен появления первых чипов Iris. Согласно его данным, как минимум одна десктопная модель в линейке Core Ultra 400 получит конфигурацию iGPU с двенадцатью ядрами на архитектуре Xe3P, и это крайне любопытный поворот, учитывая что ранее добавленные в ядро Linux семь идентификаторов графических устройств намекали на широкую сетку конфигураций, однако без детализации по количеству исполнительных блоков. Мобильная серия Nova Lake-H, по утверждению источника, также будет располагать несколькими вариантами с 12-ядерной графикой, аналогично тому, как сегодня флагманские Core Ultra X7 358H и Core Ultra X9 388H оснащаются дюжиной ядер Xe3, тогда как младшие десктопные и мобильные чипы будут довольствоваться куда более скромными четырьмя или даже двумя ядрами, и о существовании промежуточной 10-ядерной версии, знакомой нам по семейству Arc G3 для игровых портативных консолей, пока не сообщается.
Ключевая интрига здесь кроется в суффиксе «P» в названии архитектуры Xe3P, который явно указывает на некую существенную модернизацию относительно базового варианта Xe3, уже знакомого нам по актуальным мобильным процессорам. Если более ранние слухи о том, что Xe3P окажется значительно быстрее текущего флагмана Arc B390, имеют под собой реальную почву, то двенадцатиядерная встройка в настольном исполнении действительно способна стать жизнеспособной заменой дискретным видеокартам начального уровня, закрывая потребности не только офисных задач и воспроизведения мультимедиа, но и легкого гейминга в разрешении Full HD без необходимости тратиться на отдельный ускоритель. Такой расклад особенно интересен в свете того, что сама же Intel, по некоторым данным, намерена сделать Nova Lake-S платформой с выраженным акцентом на ИИ-ускорение, и мощный iGPU с расширенными возможностями параллельных вычислений станет органичным дополнением к выделенному NPU-блоку, разгружая центральный процессор и обеспечивая аппаратную базу для локального инференса моделей, не прибегая к ресурсам дискретной графики. Остается лишь дождаться официальных подтверждений или хотя бы появления первых инженерных образцов в базах бенчмарков, поскольку утечки на столь раннем этапе всегда следует делить на два, однако вектор развития обозначен предельно четко: встройка перестает быть компромиссом и начинает претендовать на роль полноценного вычислительного партнера.
Об авторе
