Samsung планирует 400-слойную V-NAND к 2026 году и технологические усовершенствования DRAM к 2027 году

Samsung планирует 400-слойную V-NAND к 2026 году и технологические усовершенствования DRAM к 2027 году

Samsung в настоящее время массово производит свои чипы флеш-памяти V-NAND 9-го поколения с 286 слоями, представленные в апреле этого года. По данным Korean Economic Daily, компания планирует выпустить чипы V-NAND с не менее чем 400 слоями к 2026 году. В 2013 году Samsung стала первой компанией, представившей чипы V-NAND с вертикально расположенными ячейками памяти для максимизации емкости. Однако создание стека более 300 уровней оказалось настоящей проблемой, так как чипы памяти часто повреждались. Чтобы решить эту проблему, Samsung, по сообщениям, разрабатывает улучшенную V-NAND 10-го поколения, которая будет использовать технологию Bonding Vertical (BV) NAND. Идея заключается в том, чтобы производить элементы хранения и периферийные схемы на отдельных слоях, прежде чем соединять их вертикально. Это существенный отход от нынешней технологии Co-Packaged (CoP). Samsung заявила, что новый метод увеличит плотность бит на единицу площади в 1,6 раза (на 60%), что приведет к увеличению скорости передачи данных.

Дорожная карта Samsung действительно амбициозна: компания планирует выпустить NAND 11-го поколения в 2027 году с ожидаемым улучшением скорости ввода-вывода на 50%, а затем – NAND-чипы с 1000 слоями к 2030 году. Ее конкурент, SK hynix, также работает над 400-слойной NAND, планируя запустить технологию в массовое производство к концу 2025 года, как мы уже упоминали в августе. Samsung, нынешний лидер рынка HBM с долей рынка 36,9%, также имеет планы для своего сектора DRAM, намереваясь представить DRAM шестого поколения с 10-нм техпроцессом, или 1с DRAM, к первой половине 2025 года. Затем мы можем ожидать появления седьмого поколения DRAM с 1d-нм техпроцессом (все еще с 10-нм техпроцессом) от Samsung в 2026 году, а к 2027 году компания надеется выпустить свое первое поколение DRAM с суб-10-нм техпроцессом, или 0а DRAM, которое будет использовать вертикальную структуру транзистора с вертикальным каналом (VCT) 3D, аналогичную той, которая используется в флеш-памяти NAND.

Добавить комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *