Китайская компания ChangXin Memory Technologies (CXMT) завершила проверку инженерных образцов оперативной памяти DRAM шестого поколения, построенной на архитектуре 4F². Об этом производитель сообщил 30 октября на конференции по итогам третьего квартала 2026 года. Одновременно компания подтвердила массовое производство пятого поколения технологической платформы DRAM и памяти LPDDR6.
Пятое поколение DRAM стало наиболее современной производственной платформой CXMT, уже освоенной в массовом выпуске. Сейчас на её основе производятся, в частности, микросхемы LPDDR5X с корпусированием на 245 и 496 шариковых выводах (Ball). В дальнейшем компания намерена постепенно переводить на эту платформу и другие продуктовые линейки, включая DDR5 и LPDDR6.
По данным CXMT, пятое поколение позволяет получать с одной кремниевой пластины как минимум на 50% больше кристаллов по сравнению с предыдущей платформой. При расчёте используется эквивалент 8-гигабитных микросхем, поэтому показатель относится к сопоставимому объёму кристаллов, а не непосредственно к количеству готовых модулей памяти. Производитель также заявляет об улучшении энергоэффективности и снижении производственных затрат.
Массовый выпуск LPDDR6 компания подтвердила ещё в сентябре 2026 года. Первым устройством с новой памятью стал складной смартфон Xiaomi 18 Fold. По данным CXMT, микросхемы соответствуют стандарту JEDEC LPDDR6 и обеспечивают скорость передачи данных до 12 800 Мбит/с.
Главным технологическим новшеством следующего поколения DRAM станет архитектура 4F². Она предполагает более компактную организацию ячеек памяти по сравнению с традиционной компоновкой 6F², благодаря чему можно увеличить плотность хранения данных на единицу площади кристалла.
Основой разработки стала собственная технология CXMT — VSG (Vertical Surrounded Gate), или транзистор с вертикальным каналом и окружающим затвором. В такой конструкции затвор охватывает вертикально расположенный канал транзистора. По заявлению компании, это улучшает управление током и создаёт условия для дальнейшего уменьшения размеров элементов памяти.
Ещё одним важным компонентом архитектуры станет гибридное соединение кристаллов (hybrid bonding). CXMT планирует изготавливать массив ячеек памяти и периферийную логическую схему на отдельных кремниевых пластинах, после чего объединять их посредством соединения пластин. Такой подход позволяет раздельно оптимизировать технологические процессы для памяти и логики и предоставляет больше возможностей для проектирования новых продуктов.
Впрочем, до массового производства шестого поколения пока далеко. CXMT рассчитывает к концу 2026 года передать заказчикам инженерные образцы первых серверных модулей DDR5 RDIMM, использующих архитектуру 4F². Первоначально технология будет применяться в серверной памяти, где особенно важны высокая плотность хранения данных и надёжность. Переход к серийному выпуску будет зависеть от результатов проверки заказчиками и рыночного спроса.
Компания пока не раскрыла рабочие частоты, ёмкость будущих модулей и конкретные сроки начала их массового производства. Поэтому завершение проверки инженерных образцов следует рассматривать как важный этап разработки, но не как свидетельство готовности шестого поколения DRAM к коммерческим поставкам.